
ARQUITETURA DE REFERÊNCIA



Considere que os registradores e memórias estejam carregados com os dados apresentados abaixo:

|  |  |
| --- | --- |
| **REGISTRADORES** | **DADO** |
| $t0 | 0x00000000 |
| $t1 | 0x10010004 |
| $t2 | 0x1001000C |
| $t3 | 0x80310F01 |
| $t4 | 0x10010008 |
| $t5 | 0xD4A6DF10 |
| $t6 | 0x0322F720 |

|  |  |
| --- | --- |
| **MEMÓRIA** | **DADO** |
| 0x10010000 | 0x3229F630 |
| 0x10010004 | 0X8716FE27 |
| 0x10010008 | 0xC029A214 |
| 0x1001000C | 0x14AD7742 |
| 0x10010010 | 0x19472FFA |
| 0x10010014 | 0xBB37FA12 |
| 0x10010018 | 0x9853F1B5 |

1. - Indique **TODOS** os sinais de controle, assim como o dado presente na saída da ULA quando executadas as seguintes instruções:

|  |  |
| --- | --- |
| **1** | lb $t6, 4($t1) |
| **2** | sh $t5, 8($t2) |

1. - Considere que você deseja executar a instrução *branch if equal* [BEQ]. Nesse caso, qual o circuito lógico necessário à correta geração dos sinais de controle? Apresente-o considerando que o Opcode dessa operação é 0x110010.
2. - Considere que a instrução “ADDU $2, $1, $3”” deva ser executada. Qual(is) sinal(is) de controle faz(em) com que a instrução seja distinguida de outra do tipo “ADDIU $2, $1, 0x02F0”? Explique.
3. - Qual o papel do somador (bloco ***Add***) presente na parte superior do circuito apresentado? Explique.
4. - Em uma operação do tipo ADD ou ADDI, a ULA é utilizada para somar os conteúdos de dois registradores ou de um registrador com um valor imediato. No caso de uma operação SW (Store Word), qual o papel da ULA?
5. - Na ULA (ou ALU) pode-se observar a existência de uma saída chamada “Zero”. Esta é usada para qual tipo de instrução?
6. - Com relação a entrada “rW” presente no banco de registradores são feitas as seguintes afirmações:
   1. O conteúdo do endereço apontado por “rA” só é disponibilizado na saída “A” se a entrada de “rW” estiver habilitada.
   2. A entrada “rW” contém o dado proveniente da instrução e que será armazenado no banco de registradores.
   3. A entrada “rW” recebe o endereço do registrador destino em uma operação tipo R. Quais das afirmações são falsas? Justifique
7. - Considere a seguinte afirmação: “este sinal controla o MUX que seleciona qual o registrador de destino, de acordo com o tipo de instrução executada (tipo R usa o rd, Load usa o rt)“. Qual o sinal de controle em questão?
8. - Considere a execução de uma instrução do tipo “OR $t1, $t2, $t3”. Quais unidades abaixo são utilizadas na execução dessa instrução?
9. Memória de Instrução, PC, Banco de Registradores, todos os MUX, ULA e Unidade de Controle.
10. Memória de Instrução, PC, apenas dois MUX, ULA e Unidade de Controle.
11. Memória de Instrução, PC, Banco de Registradores, todos os MUX, ULA, Memória de Dados e Unidade de Controle.
12. Memória de Instrução, Banco de Registradores, todos os MUX, ULA e Unidade de Controle.
13. Nenhuma das outras alternativas.
14. - Na unidade de controle do circuito apresentado é possível identificar uma saída chamada “jump” e outra chamada “branch”. Na execução de uma instrução de desvio condicional, quais sinais de controle são gerados? Explique.